中國科技巨頭華為周一（5月25日）發表的「韜定律」（τ定律），號稱透過「時間縮微」技術，在無法取得最先進曝光機台的情況下，藉由架構與設計創新，來彌補與台積電的差距，華為的目標是，到2031年讓高端晶片的電晶體密度達到1.4奈米同等水準。
根據華為官網介紹，華為的「韜定律」替半導體與電子系統演進提出全新指導原則，核心是以「時間縮微」，取代傳統的「幾何縮微」，該定律透過邏輯折疊等創新技術持續壓縮信號傳播時延。
外媒提出4個理由質疑華為的「τ縮放定律」
然而，《Seeking Alpha》和《路透》等外媒報導，業內專家和分析師對此說法持強烈質疑。
4個主要原因如下：首先是華為重新定義「縮放」，華為的策略是基於「τ縮放定律」和「邏輯折疊」（LogicFolding）的架構。華為並非透過縮小實體節點（即縮小電晶體尺寸），來提升效能，而是透過軟體最佳化、邏輯重配置和縮短電路佈線來實現，華為所謂1.4奈米目標，指的是等效密度，而非物理製造製程。
第二個原因是製造和光刻瓶頸：最大的疑慮在於實體製造流程。由於美國制裁，中國晶圓代工廠如中芯國際，無法獲得尖端的極紫外線（EUV）光刻機台，因此，仍需要採用實體光刻製程來製造這些晶片。
第三，華為依靠老舊設備如DUV重複曝光，來邁向1.4奈米製程的性能，肯定會在良率、散熱和生產成本方面造成巨大障礙。
第四，衡量標準模糊不清：全球半導體產業通常以物理閘極長度和電晶體密度來衡量實際製程節點，華為尚未明確揭露經第三方驗證的規格。
業內專家質疑改良「架構驅動」（architecture-driven），是否能夠達到台積電等晶圓代工業一流廠商生產1.4奈米晶片的原始功耗和能源效率水準，仍讓人質疑。
華為的路線圖被普遍視為策略轉型，主要是透過大量依賴系統級和設計創新，來繞過製造瓶頸，這種方法能否真正與全球領先的製程節點競爭，還有待觀察。
「麒麟2026」手機晶片將於秋季首次亮相
周一，華為發表所謂韜(τ)定律，這是一種全新的晶片性能提升原理，因為晶片產業不能再僅僅依賴於縮小電晶體尺寸，韜主要是不斷提升電晶體密度，以期實現電晶體密度與系統性能突破。
華為表示，τ縮放定律的核心理論是縮短訊號和資料在晶片和運算系統中傳輸所需的時間。如果成功，即使中國獲取最尖端半導體設備的渠道受到限制，該定律也可能為華為提供提升性能和提高晶片密度的途徑。
華為宣布，「麒麟2026」手機晶片將於秋季首次亮相，這是率先採用LogicFolding架構，華為聲稱，該架構將減少晶片內部佈線，並大幅提升效能。
華為的報告也指出，在過去6年裡，該公司已根據τ縮放定律開發和製造381款晶片，這些晶片應用於智慧手機和人工智慧運算等方面。
這次發表會凸顯華為為打造完全自主的晶片創新體系所做的巨大努力，主要是為了規避美國嚴格的出口管制，並應對後摩爾定律時代錯綜複雜的技術挑戰。
